摘要：中国科学技术大学MIRA Lab与华为诺亚方舟实验室联合发布了一款全新的EDA物理设计框架——ChipBench，旨在提供更准确的芯片性能评估标准。该框架的全面开源，为全球芯片设计领域带来了创新的解决方案，有助于解决传统评估方法与实际芯片性能之间的不一致问题。

引言

在芯片设计领域，电子设计自动化（EDA）扮演着至关重要的角色。然而，传统的EDA工具在芯片物理布局评估上存在不足。为了克服这些挑战，中科大MIRA Lab和华为诺亚方舟实验室联合推出了ChipBench，一个全新的评估框架和数据集。

ChipBench的创新之处

开源贡献

ChipBench的全面开源，为全球的研究人员和工程师提供了一个共享和协作的平台，以促进EDA工具的发展和创新。

性能指标的准确性

ChipBench通过提供直接指向性能指标的评估方法，有望解决布局指标与端到端性能不一致的问题，从而提高芯片设计的质量和效率。

芯片设计流程的挑战

摩尔定律的影响

随着摩尔定律的推进，集成电路的规模呈指数级增长，给芯片设计带来了前所未有的挑战。

EDA工具的作用

EDA工具的发展，尤其是芯片布局自动化，对于应对这种日益增长的复杂性至关重要。

传统评估尺度的局限性

代理指标的问题

传统的评估尺度通常依赖于易于计算的代理指标，但这些指标往往无法准确反映芯片的最终性能。

ChipBench的优势

端到端预估性能

ChipBench通过构建全面的物理实现信息数据集，能够提供端到端预估芯片性能的能力。

全面评估指标

ChipBench的评估方法提供了一套全面的指标，能够衡量特定阶段算法对最终芯片设计优化效果的影响。

现有算法的不足与新算法的需求

中间指标与PPA目标的差距

当前主流布局算法所强调的中间指标与最终性能结果之间存在不一致性，这凸显了开发新算法的必要性。

相关性分析的结果

ChipBench的评估结果揭示了现有算法在优化MacroHPWL和Wirelength等中间指标上与最终性能指标的相关性较弱。

结语

ChipBench的发布为EDA领域带来了新的希望。通过提供一个更准确、全面的评估框架和数据集，它有助于推动芯片设计流程的优化和EDA工具的发展。